Tot 28 cores, AVX 512 en mesh-architectuur in plaats van ringbus. Dit zijn enkele van de innovaties van Intels nieuwe Xeon-processoren met Skylake-SP-architectuur. Intel heeft ook de nomenclatuur veranderd: In plaats van E3, E5 en E7, zijn er nu brons, zilver, goud en platina.
Intel is klaar met de vervanging van zijn vorige Xeon-processoren op Broadwell. De CPU’s, ontwikkeld onder de naam Skylake-SP, heten officieel “Intel Xeon Scalable Processors”, wat waarschijnlijk bedoeld is om aan te geven dat alle nieuw gepresenteerde Xeon-modellen op dezelfde socket P3 met 3647 pennen passen. Intel verdeelt de nieuwe Xeons in de klassen Brons, Zilver, Goud en Platina. De bronzen en zilveren modellen kunnen alleen draaien op dual-socket moederborden, de gouden modellen ook op quad-socket systemen en de platina varianten tenslotte ook op systemen met acht processor sockets. Het verschil tussen Bronze en Silver is dat de Bronze modellen Hyperthreading en Turbo Boost 2 missen.
In tegenstelling tot de onlangs geïntroduceerde Core X-processoren, zijn alle nieuwe Xeon-modellen gebaseerd op dezelfde Skylake SP-architectuur. De CPU’s worden vervaardigd in Intels verder ontwikkelde 14-nanometerproces. Vergeleken met de Xeons van de directe voorganger zouden de Skylake SP-processoren een gemiddelde prestatieverbetering van een factor 1,65 opleveren. In vergelijking met een vier jaar oud Xeon-systeem op basis van Sandy Bridge zou een nieuwe Xeon-server van dezelfde klasse zelfs vier keer zoveel prestaties moeten leveren. Om dit te bereiken, heeft Intel ook wat moeite gestoken in Skylake-SP.
Net in plaats van ring: de microarchitectuur
Met Skylake-SP krijgt u nu tot 28 cores in de Platinum-topmodellen. Met Broadwell-SP werd het einde van de lijn nog steeds bereikt bij 24 cores. Omdat het ringbus-concept dat met de Nehalem-EX werd geïntroduceerd hier al zijn grenzen had bereikt – de CPU koppelde twee ringen met elk 12 kernen – gebruikt Intel nu een mesh-structuur om de kernen te verbinden met de twee geheugencontrollers, de PCI Express-controllers en de UPI-links. In principe is het ook geschikt voor meer dan 28 cores, zoals Intels huidige HPC-processor Xeon Phi al laat zien: Knights Landing heeft 72 kernen die via een netwerk met elkaar zijn verbonden, terwijl AMD’s Epyc met 32 kernen komt. Ze zijn echter verdeeld in vier eenheden met elk acht processorkernen.
Intel heeft ook de cache-architectuur veranderd. In de Skylake SP Xeons is de Level 2 cache per core nu één MB in plaats van 256 KB. Intel heeft de extra 768 KB aan de oorspronkelijke Skylake kern vrijwel in elkaar geflanst. De gedeelde Level 3 cache is nu slechts 1.37 MB per core in de meeste modellen. Sommige modellen met een kleiner aantal cores hebben echter ook aanzienlijk grotere L3-caches met een grootte tot 4,125 MB per core.
Bij Broadwell was de minimumgrootte 2,5 MB. Het is nu echter exclusief met Skylake-SP. Volgens Intel zou de wijziging in de cache-architectuur met de grotere, snellere L2-cache vooral ten goede moeten komen aan typische datacentertoepassingen, zoals workloads met veel threads. De prestaties of het aantal virtuele machines dat op de server kan draaien, zou ook moeten toenemen.
Daarnaast heeft Intel een aantal optimalisaties in de microarchitectuur doorgevoerd ten opzichte van Broadwell, die ongeveer tien procent meer integer instructies per klok kan verwerken. AVX-512 wordt verondersteld een aanzienlijke snelheidsboost te geven. Voor toepassingen die gebruik maken van Intels nieuwe AVX-512 instructies, belooft de CPU-fabrikant een 60 procent hogere prestatie dan mogelijk was met de vorige 256-bit AVX instructies. AVX-512 is een van de punten waarop er verschillen zijn tussen de diverse Xeon-klassen: De modellen van de Brons-, Zilver- en Gold 5100-serie hebben slechts één FMA (fused multiply add) eenheid per kern, terwijl de Gold 6100- en Platinum-modellen nog een FMA-eenheid aan de kern hebben geflensd. De cores worden echter naar een nog lagere klok dan voorheen geschakeld voor enkele bijzonder complexe AVX-512 instructies.
Memory interfacing en UPI in plaats van QPI
De twee DDR4-geheugencontrollers op de Skylake SP-processors hebben nu elk drie geheugenkanalen, die op de Platinum- en de Gold 6100-modellen ook DDR4 2.666-geheugen ondersteunen. Gold 5100- en Silver-processoren zijn hier beperkt tot DDR4-2.400, de Bronze-processoren tot DDR4-2.133. Twee DIMM’s per kanaal worden ondersteund. AMD’s Epyc heeft in totaal acht geheugenkanalen en een maximum van twee TB RAM, dus het heeft hier nog steeds een voordeel.
De maximale grootte van het geheugen in de nieuwe Xeon-processoren hangt af van het specifieke processormodel: bij Platinum en Gold zijn er speciale modellen die tot 1,5 TB RAM ondersteunen, de regel is 768 GB per socket.
Intel daarentegen kan punten scoren met het aantal processoren per moederbord: terwijl AMD maximaal twee CPU’s ondersteunt, zijn systemen met maximaal acht processoren mogelijk met de Platinum Xeons. Voor de verbinding tussen de processoren maakt Intel gebruik van Ultra Path Interconnect (UPI), een nieuwe technologie ter vervanging van Quick Path Interconnect (QPI). Volgens Intel zouden UPI-verbindingen minder energie moeten verbruiken en ook hogere transmissieprestaties moeten leveren. Xeon Bronze, Silver en Gold-5100 hebben twee UPI-koppelingen, Gold-6100 en Platinum hebben drie UPI-koppelingen. Met drie links kunnen ook snellere quad-CPU-verbindingen met ring en crossbar worden gerealiseerd. De snelheid van de UPI links is beperkt tot 9,6 GT/s voor Xeon Bronze en Silver, Xeon Gold en Platinum kunnen 10,4 GT/s overbrengen.
Met Skylake-SP is de PCI Express controller niet langer op één plaats geconcentreerd, maar verdeeld in drie mesh-verbonden eenheden, elk met 16 PCI Express 3.0 lanes. Hierdoor wordt een knelpunt in het systeem weggenomen. Alle nieuwe Xeon-processoren hebben 48 lanes. Een van de drie PCI-E units is ook verantwoordelijk voor de verbinding via vier DMI3 lanes met de chipset.
Chipset met snelle netwerk- en cryptografieversnelling
Naast de Skylake SP-processor is het tweede onderdeel van Intels Purley-platform de chipset, die Intel de codenaam Lewisburg heeft gegeven. Er zijn zes verschillende modelvarianten met verschillende gamma’s van functies. Het basismodel is de C621, die naast de basisuitrusting met 20 PCIe 3.0 lanes en 24 high-speed I/O lanes (HSIO) ook vier GBit Ethernet poorten heeft. De (HSIO) poorten kunnen door de moederbordfabrikant worden gebruikt voor zowel SATA als USB 3.0 poorten. PCEe SSD’s en Intels eigen Optane-versnellers zijn via PCIe rechtstreeks met de processor verbonden. Met Volume Management Device is hot-swapping van NVMe SSD’s nu mogelijk zonder controller van derden.
In de hoger geplaatste chipsetmodellen zijn twee of vier 10 GbE-poorten en, vanaf de C625, Intels QuickAssist-technologie toegevoegd. Dit kan worden gebruikt om cryptografische werklasten te versnellen en te comprimeren. De chipfabrikant noemt naast gegevensversleuteling ook VPN, secure routing of opslagtoepassingen als toepassingsgebieden.
Intel Memory Protection Extensions, een uitgebreide Boot Guard en BIOS Guard 2.0 moeten extra beveiliging bieden voor de Xeon-servers zelf. De top Xeon-modellen van de Gold 6100- en Platinum-klasse bieden ook Intels Run-Sure-technologie met extra RAS-functies
Speciaal voor HPC-toepassingen biedt Intel speciale F-varianten van Gold- en Platinum-processors met geïntegreerde Omni-Path Architecture Host Fabric Interface. Deze 100-GBit hogesnelheidsverbinding met speciale kabels en schakelaars wordt gebruikt om massieve clusters met lage latency te bouwen.